StepPRM-RTL: новый метод синтеза RTL-кода на LLM улучшил корректность на 10%

Исследователи разработали новый фреймворк StepPRM-RTL, который значительно улучшает автоматическую генерацию RTL-кода для цифровых схем. Работа опубликована на arXiv и описывает комбинацию пошагового моделирования траекторий, модели вознаграждения за процесс и дообучения с извлечением (RAFT).

Основная проблема генерации Verilog и VHDL — длинные цепочки рассуждений и строгие требования к корректности. Стандартные методы часто дают сбои на многошаговых зависимостях. StepPRM-RTL строит пошаговые траектории рассуждений из канонических решений, где каждый шаг содержит обоснование и инкрементное изменение кода.

Модель вознаграждения за процесс оценивает промежуточные шаги, обеспечивая плотную обратную связь, направляющую обновления в стиле подкрепления. Метод Монте-Карло (MCTS) используется для исследования альтернативных путей рассуждения, обогащая обучающий набор высококачественными траекториями.

Эксперименты на эталонных наборах данных Verilog и VHDL показали, что StepPRM-RTL превосходит лучшие предшествующие методы более чем на 10% по метрикам функциональной корректности и точности рассуждений. Абляционные исследования подтвердили, что ключевыми компонентами являются вознаграждение от модели процесса и пошаговое исследование траекторий.

Фреймворк обобщается на разные языки RTL и представляет масштабируемое решение для генерации интерпретируемого кода. По мнению авторов, это новый стандарт для автоматизации проектирования аппаратуры с помощью LLM.